# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-003516

(43) Date of publication of application: 09.01.1987

(51)Int.CI.

H03H 17/02

(21)Application number: 60-143162

(71)Applicant : SONY CORP

(22)Date of filing:

29.06.1985


(72)Inventor: NISHIGUCHI MASAYUKI

#### (54) DIGITAL FILTER CIRCUIT

#### (57)Abstract:

PURPOSE: To decrease a margin bit with a length of an operating word and to reduce the recovery time from an error by inserting a clipping circuit in feedback loop of a filter circuit in a filter circuit of the IIR (infinite impulse response) type.

CONSTITUTION: An output of an IIR digital filter 1 used for a decoder side of a bit rate reduction system is fed back to an adder 2 at the input side via a forecast device 3. A clippig circuit 4 is inserted and connected in the feedback loop. It is preferrable to insert and connect the circuit 4 at a position just after the adder 2 where overflow takes place. Thus, the circuit 4 applies the clipping processing as to the filter output and also the clipping processing to a supply data to the forecast device 3 and it is possible to reduce a high-order margin bit of the length of the operating word at the forecast device 3.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

**BEST AVAILABLE COPY** 

#### ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭62-3516

@Int\_Cl\_4

識別記号

庁内整理番号

❸公開 昭和62年(1987)1月9日

H 03 H 17/02

7328 - 5 J

審査請求 未請求 発明の数 1 (全14頁)

②特 願 昭60-143162

纽出 願 昭60(1985)6月29日

砂発 明 者 西 口 正 之 東京都品川区北品川6丁目7番35号 ソニー株式会社内

①出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

邳代 理 人 弁理士 小 池 晃 外1名

#### 明細書

1. 発明の名称

ディジタル・フィルタ回路

2. 特許請求の範囲

内部に帰還ループを有するディジタル・フィル タ回路において、上記帰還ループ中にクリッピン グ回路を挿入接続して成るディジタル・フィルタ 回路。

3. 発明の詳細な説明

以下の順序で本発明を説明する。

- A. 産業上の利用分野
- B. 発明の概要
- C. 従来の技術
- D. 発明が解決しようとする問題点
- E. 問題点を解決するための手段
- F. 作 用
- G. 奥施例

G-1. 概略構成

G-2. ビット・レート・リダクション・システムへの適用例

G-3. オーパーフロウの説明

G-4. クリッピング処理の説明

G-5. 他の実施例

H. 発明の効果

#### A. 産業上の利用分野

本発明は、いわゆるIIR(無限インパルス応答)タイプのディジタル・フィルタ回路に関し、 特に、ビット・レート・リダクション・システム のデコーダ等のように伝送路等でのコード・エラ ーを含むデータが入力される回路部に用いて好適 なIIRディジタル・フィルタ回路に関する。

#### B. 発明の概要

本発明は、ディジタル・フィルタ回路の帰還ループ内にクリッピング回路を挿入接続することにより、

ディジタル・フィルタの演算語長の上位側の余裕を大きくとることなくオーバーフロウによる悪影響を防止でき、エラーからの復帰時間を短縮して高品質のフィルタ出力を得ることができるようにしたものである。

#### C. 従来の技術

差分PCM法等を用いてビット圧縮処理を行うビット・レート・リダクション・システムのデコーダ等には、いわゆるIIR(無限インパルス応答)ディジタル・フィルタ回路が用いられている。このようなIIRフィルタ回路においては、伝送エラー等のコード・エラーを含む可能性のあるデータが入力されることを考慮して、演算語長のMSB(最上位ビット)よりもさらに上位側に2~3ビット程度の余裕をとって演算を行い、出力時にクリッピング処理を施してフィルタ出力を得ている。

このような従来のIIRディジタル・フィルタ 回路の一例を第19図に示す。この第19図にお

IRディジタル・フィルタ回路 6 0 においては、加算器 6 2 ,6 7 および遅延素子 6 3 ,6 4 についてそれぞれ 1 6 + 2 ビットの語長が必要となり、また、乗算器 6 5 ,6 6 に対しては、係数語長を8 ビットとして、1 6 + 2 ビットと8 ビットとの乗算の可能なものが必要とされ、演算語長が長くなるためハードウェア構成が増大するという欠点がある。また、上記上位側の余裕を少なくすると、演算途中のデータのオーバーフロウにより、2 の補数表示データにおける極性(正,負)反転等の悪影響が生ずる虞れがある。

本発明は、このような従来の実情に鑑みてなされたものであり、演算語長のMSBよりも上位側の余裕ピット数を抑えてハードウェア構成を小さくしても、オーバーフロウによる悪影響が生することなく、しかも高品質のフィルタ出力を得ることができるようにしたディジタル・フィルタ回路の提供を目的とする。

#### E. 問題点を解決するための手段

いて、例えば2次のIIRディジタル・フィルタ 回路60の入力端子61には、上記エラーを含む 可能性のあるデータ、例えば1ワード16ビット で上位側にさらに2ビット分符号拡張(サイン・ エクステンド)された18ビットのデータが入力 されている。この入力データは加算器62に送ら れ、加算器62からの出力が2個の1サンプル( 1ワード)遅延素子63,64の直列回路に送ら れ、各遅延素子63,64からの出力はそれぞれ 係数乗算器65,66を介して加算器67に送ら れて加算され、この加算器67からの出力が上記 加算器 6.2 に送られて上記入力データと加算され るようになっている。さらに、加算器62からの 出力は出力端子68より取り出されるわけである が、この出力端子68の直前にクリッピング回路 69を挿入接続し、16ビットでクリッピングさ れた出力を得るようにしている。

### D. 発明が解決しようとする問題点 ところで、この第19回に示すような従来のI

すなわち、本発明に係るディジタル・フィルタ 回路は、フィルタ内の帰還ループ中にクリッピン グ回路を挿入接続することを特徴としている。

#### F. 作 用

帰還ループ中にクリッピング回路が設けられた ことにより、演算語長の余裕ビットを低減するこ とができ、またクリッピングされたデータが帰還 路に戻されることにより、エラーからの回復時間 を早めることができる。

#### G. 実施例

#### G-1. 概略構成

第1 図は、本発明の一実施例となる I I Rディジタル・フィルタ 1 を用いて構成されるデコーダ 3 0 を示し、このようなデコーダ 3 0 は、例えば 第2 図に示すようなビット・レート・リダクション・システムに用いられるものである。

先ず第1図において、デコーダ30の入力端子31には、後述するビット・レート・リダクショ

ン・システムのエンコーダ等より伝送されたエラ - を含むディジタル信号が入力されている。この 入力された信号は、例えば補間処理回路32を介 してビット伸張のための利得 G<sup>-1</sup> のシフ タ **3 3** に 送られ、このシフタ33からの出力がIIR(無 限インパルス応答)ディジタル・フィルタ1の入 力側の加算器 2 に送られている。 とこで一般に、 上述のようなビット・レート・リダクション・シ ステムのデコーダ側に用いられるIIRディジタ ル・フィルタ1は、その出力より予測器3を介し て得られた予測信号を上記入力側の加算器 2 に帰 還するような帰還ループを有している。この場合 の予測器 3 は、過去のデータに基いて次のデータ の予測値を出力するような一種のFIR(有限イ ンパルス応答)ディジタル・フィルタである。さ らに、本発明の特徴として、このようなIIRデ ィジタル・フィルタ1の上記帰還ループ中にクリ ッピング回路 4 を挿入接続している。すなわち、 第1図のフィルタ1の例では、加算器2からの出 力がクリッピング回路 4 を介して予測器 3 に供給

に語長が16ビットにクリッピング処理されたデータとなっているから、各選延素子5 ,6の語長はそれぞれ16ビットで充分であり、各乗算器7、8は係数語長を8ビットとして16ビットと8ビットの演算が可能であればよい。また、各乗算器7、8から取り出されるデータのワード長については、16ビットのMSB(最上位ビット)よりも上位側にmビットの余裕ビットを付加したものとなり、これは、乗算結果の24ビットのうち係数のノーマライズに応じて決定される位置から16+mビット取り出して加算器9に送ることに相当するから、加算器9の演算語長も16+mビットとなる。この上位側余裕ビットmは、通常1ビット程度でよい。

したがって、第19図に示す従来例に比べて、 単位遅延素子5,6の語長をそれぞれ2ピット程 度少なくでき、係数乗算器7,8の入力データ語 長をそれぞれ2ピット程度少なくでき、また、加 算器9や2の演算語長も従来より少なくできる。

なお、第1凶のIIRフィルタ1の加算器2お

されるような機成を有し、フィルタ出力はクリッピング回路 4 と予測器 3 との接続点より取り出されてデコード出力端子 3 5 に送られている。この場合、上記帰還ループ中のうちいずれの箇所にクリッピング回路を設けてもよいが、特に、第1 図に示すように、オーバーフロウの生じ得る部分である加算器 2 の直後の位置にクリッピング回路 4 を挿入接続するのが好ましい。

この場合、クリッピング回路 4 は、フィルタ出力についてのクリッピング処理のみならず、予測器 3 への供給データに対するクリッピング処理 6 時段の上位側余裕ビットを少なく済ませることが 可能となる。これを前述した第19回の IIRディどの対比の下に説明すると、第1回の IIRディどタル・フィルタ 1 の予測器 3 として、2 個の係数乗算器 7 、8 および 加算器 9 より成る 2 次の F I R ディジタル・フィルタを用い、1 ワード16 ピットのデータを取り 扱う場合に、クリッピング回路 4 からの出力は常

よび9は、まとめて1個の総和加算器としてもよく、また、現実のハードウェア構成においては、いわゆるDSP(ディジタル信号処理装置)や係数メモリ等を用いて、ソフトウェア的に第1図の回路構成を実現することも多いことは勿論である。

また、実際のフィルタ内での資算に関しては、 上位側のみならず、下位側にも余裕ビットが必要 とされることも多いが、本発明とは直接的な関連 が無いため、説明を省略する。

### G-2. ビット・レート・リダクション・システ ムへの盗用例

次に、第2図を参照しながら、上述したデコー ダ30を用いて成るビット・レート・リダクショ ン・システム全体の概略的な構成について説明す る。

この第2図のシステムは、送信側(あるいは記録側)のエンコーダ10と、受信側(あるいは再生側)の上記デコーダ30とから成り、エンコーダ10にてビット圧縮処理等の施されたディジタ

ル信号を伝送機体や記録機体等の伝送路を介して 伝送し、デコーダ30にてエンコーダ10の処理 に対して逆の処理となるピット伸張処理を施すこ とにより、低ピット・レートでのディジタル信号 伝送を実現するものである。

この第2図において、エンコーダ10の入力端子11には、通常のオーディオ信号やビデオ信号等のアナログ信号をディジタル信号に変換して得られるPCM信号が供給されている。以下の説明においては、一例として、アナログ・オーディオ信号をサンプリング周波数 fs で標本化し、量子化および符号化を施して得られるオーディオPCM信号×(n)が供給されているものとする。この入力信号×(n)が供給されているものとする。この入力信号×(n)は、予測器12からの予測信号×(n)は、加算器13に該算信号として送られており、子測器12からの予測信号×(n)が方式では、上記入力信号×(n)から上記予測信号×(n)が減算されることによって、予測誤差信号あるいは(広義の)差分出力 d(n)、すなわち、

後述するように、互いに異なる特性の予測器が複 数個設けられていると、あるいは予測器と加算器 とより成る差分出力(予測誤差出力)を得るため のフィルタ(差分処理フィルタ)が複数設けられ ているとみなすことができ、これらの複数の差分 処理フィルタのうちの最適のフィルタを上記各プ ロック毎に選択するわけである。この最適フィル タの選択は、複数の各差分処理フィルタからの出 カのプロック内最大絶対値(ピーク値)<del>または最</del> <del>大絶対値(ピーク値)</del>または最大絶対値(ピーク 値)に係数を乗算した値を、予測・レンジ適応回 路21において互いに比較することによって行わ れ、具体的には各最大絶対値(またはその係数乗 算値)のうち値が最小となるような差分処理フィ ルタが当該プロックに対して最適のフィルタとし て選択される。このときの最適フィルタ選択情報 は、モード選択情報として、予測・レンジ適応回 路21から出力され、予測器12に送られる。

次に、上記予測誤差としての差分出力 d (n)は、 加算器1 4を介し、利得 G のシフタ 1 5 と 量子化

$$d(n) = x(n) - \widetilde{x}(n)$$
 .....

が出力される。

ここで、予測器  $1\ 2\ t$ 、一般に過去のp 個の入力x (n-p), x (n-p+1),  $\dots$ , x (n-p+1)の1 次結合により予測値x (n)を算出するものであり、

$$x(n) = \sum_{k=1}^{p} \alpha_k \cdot x(n-k)$$
 .....②  
ただし  $\alpha_k$  (  $k = 1, 2, \dots p$  ) は係数

となる。 したがって、上記予測誤差出力あるいは (広義の)差分出力 d (n)は、

$$d(n) = x(n) - \sum_{k=1}^{p} \alpha_k \cdot x(n-k)$$
 .....3

と表せる。

また、本実施例においては、入力ディジタル信号の一定時間内のデータ、すなわち入力データの一定ワード数 ℓ 毎にブロック化するとともに、各プロック毎に最適の予測フィルタ特性が得られるように上記係数 α k の組を選択している。これは、

器16とよりなるビット圧縮手段に送られ、例え ば浮動小数点(フローティング・ポイント)表示 形態における指数部が上記利得なに、仮数部が量 子化器 1 6 からの出力にそれぞれ対応するような 圧縮処理あるいはレンジング処理が施される。す なわち、シフタ15は、ディジタル2進データを 上記利得Gに応じたビット数だけシフト(算術シ フト)することによりいわゆるレンジを切り替え るものであり、量子化器17は、このビット・シ フトされたデータの一定ビット数を取り出すよう な再量子化を行っている。次に、ノイズ・シェイ ピング回路(ノイズ・シェイパ)17は、量子化 器16の出力と入力との誤差分、いわゆる量子化 誤差を加算器18で得て、この量子化誤差を利得 G つのシフタ 1 9 を介し予測器 2 0 に送って、量 子化誤差の予測信号を加算器 1.4 に減算信号とし て帰還するようないわゆるエラー・フィードバッ クを行う。このとき、予測・レンジ適応回路21 は、上記選択されたモードのフィルタからの差分 出力のプロック内最大絶対値に基きレンジ情報を

出力し、とのレンジ情報を各シフタ15および19に送ってプロック毎に上記各利得 G および G <sup>1</sup> を決定している。また、予測器20については、予測・レンジ適応回路21からの上記 モード情報が送られることによって特性が決定されるようになっている。

したがって、加算器 1 4 からの出力 d(n) は、上記差分出力 d(n) より / イズ・シェイパ 1 7 からの 量子化誤差の予測信号 e(n) を滅算した

$$d'(n) = d(n) - \widetilde{e}(n)$$
 .....

となり、利得Gのシフタからの出力d(n)は、

$$d(n) = G \cdot d(n)$$
 .....

となる。また、量子化器16からの出力分(n)は、 量子化の過程における量子化誤差を e (n) とすると、

$$\hat{d}(n) = \hat{d}(n) + e(n)$$
 ......

となり、ノイズ・シェイパ 17 の加算器 18 において上記量子化誤差 e (n)が取り出され、利得  $G^{-1}$ 

この⑨式のd(n)に上記③式を代入して、

$$\stackrel{\wedge}{\mathbf{d}}(\mathbf{n}) = \mathbf{G} \left\{ \begin{array}{l} \mathbf{x}(\mathbf{n}) - \sum_{k=1}^{p} \alpha_{k} \cdot \mathbf{x} \left( \mathbf{n} - \mathbf{k} \right) \right\} + \mathbf{e}(\mathbf{n}) \\
- \sum_{k=1}^{p} \beta_{k} \cdot \mathbf{e} \left( \mathbf{n} - \mathbf{k} \right) \\
\end{array}$$

となり、この出力 $^{igcap}(n)$ が出力端子  $^{igcap}$ 2 2 を介して取り出される。ここで、上記  $^{igcap}(n)$  ,  $^{igcap}(n)$  の  $^{igcap}$ 変換をそれぞれ  $^{igcap}$ X(z) ,  $^{igcap}$ C(z) とすると、

となる。

なお、予測・レンジ適応回路21からの上記レンジ情報は出力端子23より、また上記モード選択情報は出力端子24よりそれぞれ取り出される。

以上のような構成のエンコーダ 1 0 の各出力端 子 2 2 , 2 3 , 2 4 からの出力は、必要に応じて のシフト 19 を介し、過去の「個の入力の1 次結合をとる予測器 20 を介して得られる量子化與差の予測信号e(n)は、

$$\widetilde{e}$$
 (n) =  $\sum_{k=1}^{r} \beta_k \cdot e$  ( n-k ) · G<sup>-1</sup> .....  $\mathfrak{T}$ 

となる。この①式は、上述の②式と同様の形となっており、予測器12および20は、それぞれシステム関数が、

$$P(z) = \sum_{k=1}^{p} \alpha_k z^{-k}$$

$$R(z) = \sum_{k=1}^{r} \beta_k z^{-k}$$
.....

のFIR (有限インパルス応答)ディジタル・フィルタである。また、予測器12と加算器13とより成る差分処理フィルタ26は、システム関数が1-P(z)のFIRディジタル・フィルタである。

これらの④~①式より、量子化器 1 6 からの出力 $^{\bigcirc}_{0}$ (n)は、

$$\widehat{d}(n) = G \cdot (d(n) - \widetilde{e}(n)) + e(n)$$

$$= G \cdot d(n) + e(n) - \sum_{k=1}^{r} \beta_k \cdot e(n-k) \cdots \oplus$$

マルチプレクサや変調器等により通信あるいは記録・再生等に適した信号形態に変換され、伝送媒体あるいは記録媒体等を介して伝送される。受信側あるいは再生側においては、上記とは逆のデマルチプレクサや復調器等により上記各端子22,23,24からの出力にそれぞれ対応する信号を得て、デューダ30の各入力端子31,36,37にそれぞれ供給している。

ここで、デコーダ 3 0 は、前述した第 1 図のデコーダと同様な構成を有するものであり、入力端子 3 1 には、上記エンコーダ 1 0 の出力端子 2 2 からの出力 $^{4}$  (n)が伝送されること(変調・復調等も含む)によって得られた信号 $^{4}$  (n)が供給されている。この入力信号 $^{4}$  (n)は、補間回路 3 2 を介し、利得  $^{4}$  のシフタ 3 3 を介して信号 $^{4}$  (n)となり、この信号 $^{4}$  (n)は前述の  $^{4}$  I R ディジタル・フィルタ 1 の入力側の加算器 2 に送られている。

また、デコーダ30の入力端子36には、エンコーダ10の出力端子23からの上記レンジ情報。 が送られており、このレンジ情報はシフタ32に 送られて利得 G T を決定する。 さらに、デコーダ 3 0 の入力端子 3 7 には、エンコーダ 1 0 の出力 端子 2 4 からの上記モード選択(フィルタ特性選択)情報が送られており、このモード選択情報は、IIRディジタル・フィルタ 1 の特性を決定するために、例えば予測器 3 に送られている。 この予測器 3 は、エンコーダ 1 0 の予測器 1 2 と等しい関数 P(z)を有しており、上記各プロック毎に選択された予測器 1 2 の特性に等しい特性が上記モード選択情報に応じて選択されることにより、エンコーダ側のFIRフィルタ 2 6 における差分処理に対して正反対の処理あるいは逆の処理となる和分処理(積分処理)が IIRディジタル・フィルタ 1 により行われる。

このような構成のデコーダ 3 0 における定常的な動作、あるいはエラー補間やクリッピング処理等が行われない場合の動作について考察すると、シフタ 3 3 からの出力 (n)は、

の信号伝送過程にエラーが無いとして、D(z) = D (2)とすると、上記⑪式および⑯式より、

となる。

このの式より、量子化誤差 E(z)に対して G<sup>-1</sup> の ノイズ低減効果が得られることが明らかであり、 このときデコーダ出力に現れるノイズのスペクト ル分布を N(z)とすると、

$$N(z) = E(z) \frac{1 - R(z)}{1 - P(z)}$$
 .....(9)

となる。

ここで、デコーダ30の補間回路32は、いわゆるエラー・フラグ等を見ることによって、入力信号 d (□)のデータが誤っていた場合に、そのワードのプロック内位置に応じて、例えば、上記プロックの先頭ワードのときには後値ホールド、最終ワードのときには前値ホールド、これら以外の中間位置のワードのときには平均値補間を行うような補間処置を施すものである。しかしながら、こ

であり、加算器 3 3 の出力 x (n)は、

となる。ととで、予測器3は、エンコーダ10の 予測器12に等しい特性が選択されるととより、

$$\widetilde{\mathbf{x}}'(n) = \sum_{k=1}^{p} \alpha_k \cdot \widehat{\mathbf{x}}'(n-k)$$

であるから、⑩、⑬式より、

$$\hat{x}'(n) = G^{-1} \cdot \hat{d}'(n) + \sum_{k=1}^{p} \alpha_k \cdot \hat{x}'(n-k) \cdot \cdots \cdot \Omega$$

となる。 次に、 $\hat{X}(n)$ ,  $\hat{A}'(n)$ の z 変換をそれぞれ $\hat{X}'$ (z),  $\hat{D}'(z)$ とすると、

したがって、

$$\widehat{X}(z) = \frac{\widehat{G}^{1} \cdot \widehat{D}(z)}{1 - P(z)} \qquad \cdots$$

となる。ここで、伝送媒体や記録媒体等を介して

のような補間処理を行っても、入力データに誤り がある場合には I I R ディジタル・フィルタ 1 の 演算途中においてオーバーフロウが生じてしまう ことがあり、このオーバーフロウのため、例えば 2 の補数表示データの場合の極性反転等の悪影響 が生じてしまう。

このため、 IIRフィルタ 1 の演算語長の上位 側に余裕ピットを付加するとともに、 フィルタ出力をクリッピング処理することが必要とされるわけであるが、 本発明においては、前述したように、 IIRフィルタ 1 の帰還ループ内、 例えば加算器 2 と予測器 3 との間にクリッピング 回路 4 を挿入接続することにより、 フィルタ内での演算語長の上位側余裕ピット数を少なく抑えながら上記オーバーフロウによる極性反転等の悪影響の防止を図っている。

#### G-3. オーバーフロウの説明

次に、伝送されたデータすなわちデコーダ 30 への入力データ  $\frac{\alpha}{\alpha}$  (n)にエラーが生じた場合にどの

程度のオーバーフロウが発生するかを説明する。

ここで、エンコーダ 1 0 における上記選択モードの種類数を 3 とし、これらの 3 種類の各モードに対応する上記差分処理フィルタ 2 6 の互いに異なる 3 つの特性をそれぞれ第 3 凶の特性曲級 A , B , C に示すようなものとする。これらの曲線 A , B , C に示す特性は、エンコーダ 1 0 の差分処理フィルタ 2 6 のシステム関数 1 ー P(z)を

A:  $1 - P_0(z) = 1$ 

B:  $1 - P_1(z) = 1 - 0.9875z^{-1}$ 

C:  $1 - P_2(z) = 1 - 1.796875 z^{1} + 0.8125 z^{-2}$ 

とし、サンプリング周波数 fs = 3 7.8 kHzとしたものに相当する。これは、差分処理フィルタ 2 6 の予測器 1 2 に、第1 図の予測器 3 と同様な見かけ上2 次の F I R ディジタル・フィルタ構成を用いる場合に、

A:  $\alpha_1 = 0$ ,  $\alpha_2 = 0$ 

B:  $\alpha_1 = 0.9375$ ,  $\alpha_2 = 0$ 

C:  $\alpha_1 = 1.796875$ ,  $\alpha_2 = -0.8125$ 

Aの周波数レスポンスは、上配約 0.7 の重み付け がなされることにより、約3 dB 程度下方(低レ ベル側)に移動した曲線Adとなり、また、2次差 分PCMモードに対応する特性曲観Cについては、 約2.0の重み付けがされ、約6 dB 程度上方(高 レベル側)に移動した曲線 C となる。なお、1次 差分PCMモードに対応する特性曲線Bについて は、重み付けがなされない(係数が1)ため、元 の曲線Bがそのまま用いられる。これらの曲線A とB、およびBとCの各交点の周波数は、それぞ れ $\frac{\sqrt{2}}{12}$ fs および $\frac{fs}{12}$ (ただしfs はサンプリン グ周波数)となり、  $f_s=3$  7.8 kHzのときには、 $\sqrt{2}$  12  $f_s=4.4$  5 kHz ,  $\frac{f_s}{12}=3.1$  5 kHz となる。予測 ・レンジ適応回路21においては、これらの特性曲線 A', B, Cのうちの最も低 レベルのものを選択するから、 第4図の太線に示すように、入力信号の周波数が 低域から $\frac{fs}{12}$ までのときには曲線Cに対応する2次差分P C M  $\epsilon$  - F 選択情報が出力され、 $\frac{fs}{12}$  か ら $\frac{\sqrt{2}}{12}f$ s までのときには曲線 Bに対応する 1 次 差分P C M  $\epsilon$  - F 選択情報が出力され、 $\frac{\sqrt{2}}{10}$  f s

のように各モードに応じて係数の組 α1, α2を切換 選択することで容易に実現でき、Aは入力された PCMデータをそのまま出力するストレートPC Mモードに、Bは1次差分PCMモードに、また Cは2次差分PCMモードにそれぞれ対応する。 これらの各特性のうちの最適フィルタ特性の選択 は、各モードに対応する3種類の差分処理フィル タからの出力のそれぞれのプロック内最大絶対値 (ピーク値)に対してそれぞれ重み付けのための 係数を乗算し、これらの係数が乗算された(重み 付けされた)各モードのプロック内ピーク値を予 測・レンジ適応回路21にて比較し、その値が最 小となるモードを選択することにより行われる。 とのときの上記重み付けのための各係数として、 例えば曲線AのストレートPCMモードに対して 1、 曲線 B の 1 次差分 P C M モードに対して約 0. 7、 曲線 C の 2 次差分 P C M モードに対して約 2. 0としたときの正弦波入力に対する各モードの選 択のされ方を第4凶に示す。この第4凶において、 上記ストレートPCMモードに対応する特性曲線

以上のときにはストレート P C M モード選択情報が出力される。

とのように、正弦波入力の周波数に応じて最適 フィルタが選択されるとき、エラーが最も大きく なり得るのはそのフィルタが選ばれる最高周波数 の信号が入力されたときである。すなわち、第4 図より、1次差分モードが選択される最高の入力 信号周波数は $\sqrt{2}$  fs/12 であり、2 次差分モー ドが選択される最高の入力信号周波数はfs/l2 である。この場合、入力信号のフルスケール振幅 を1とすると、入力周波数が $\sqrt{2} fs / 12 で1$ 次 差分モードが選択されたとき振幅が $1/\sqrt{2}$ に圧 縮され、周波数fs/12で2次差分モードでは1/4 に圧縮される。そして、このときのサンプル値間 最大落差すなわちホールド補間による真値に対す る誤差分は、振幅に対してそれぞれ $1/\sqrt{2}$ ,1/2となる。したがって、フルスケール振幅1の入力 に対して、補間処理が行われることによって付加 される最大の誤差分は、

入力周波数	モード	最大誤差分
√2fs/12	1 次差分	$1 \times \frac{1}{\sqrt{2}} + \frac{1}{\sqrt{2}} = \frac{1}{2}$
f s/12	2 次差分	$1 \times \frac{1}{4} \times \frac{1}{2} = \frac{1}{8}$

となる。

次に、上記®式のようなシステム関数がエンコーダ側の差分処理フィルタ 2 6 においてそれぞれ 選択されたときのデコーダ側のII Rフィルタ 1 のシステム関数(あるいは伝達関数)は、ストレートPCMモード選択時をFo(z)、1 次差分PCMモード選択時をF2(z)とするとき、

$$F_{0}(z) = \frac{1}{1 - P_{0}(z)} = 1$$

$$F_{1}(z) = \frac{1}{1 - P_{1}(z)}$$

$$= \frac{1}{1 - 0.9375z^{-1}}$$

$$F_{2}(z) = \frac{1}{1 - P_{2}(z)}$$

$$= \frac{1}{1 - 1.796875z^{-1} + 0.8125z^{-2}}$$

以上の結果からは、演算語長としてMSBの上に更に1ビット程度の余裕があればオーバーフロウによる悪影響を防止できるようにも考えられるが、現実には連続的なコード・エラーが発生するともあり、フィルタ入力として例えばインターリーが生じたデータが入力されたとしても、1つのエラーに対するインパルス応答が0に収束する前に次のエラー・データが入力され、インパルス応答が重量されることにより、誤差のピーク値がさらに増大することになる。実験的には、3%のランダム・エラーに対して上位側に2ビットの余裕をもたせることが必要である。

ところで、第1図において、オーバーフロウの 発生する場所は加算器 2 (および 9 )であること から、加算器 2 の直後にクリッピング回路 4 を散 けることにより、遅延素子 5 , 6 および 乗算器 7, 8 でのオーバーフロウ発生が無くなる。したがっ て、これらの遅延素子 5 , 6 および乗算器 7 , 8 について M S B より上位側の余裕ビットは必要が となる。これらのうち、1 次差分モードが選択されたときの上記 F1(z) の特性を有する I I R フィルタ 1 のインパルス応答を第 5 図に示し、 2 2 1 のときの上記 F2(z) の I I R フィルタ かっときの上記 F2(z) の I I R フィルタ 1 からの上記 F2(z) の I I R フィルタ 1 からがまかれたでは、1 の単位かり、第 6 2 の1 次が では では でいまかり、第 6 2 のりは では でいまから では でいまから でいまから でいまから は から でいまから は きから は きから は きから は きから は きから は きかって でいまかって でいます では できる。 したがって でいます では でいましたがって でいます がった 上記 最大 限差分に 応じて 発生する インパルス 応答のピーク値は、

1 次差分のとき: $\frac{1}{2} \times 1 = \frac{1}{2}$ 2 次差分のとき: $\frac{1}{8} \times 3.61 \Rightarrow \frac{0.9}{2}$ となり、これらが 1 サンプルのコード・エラーに よって引き起こされるデコーダ出力での誤差のピーク値である。

なく、加算器 2(および 9)についてのみ上位側に余裕をもっていればオーバーフロウ発生による悪影響を防止できる。しかも、このとき必要とされる上位側余裕ビットは、1 サンプル・エラーでのオーバーフロウが高々 6 dB 未満であることより、毎回リミッタをかければ1ビットの余裕で済む。また、クリッピング回路 4 を第1 図の位置に設けることにより、エラーからの復帰を早めることができる。

#### G-4. クリッピング処理の説明

てこで、第1図の構成の場合に、クリッピング 処理によるインパルス応答の変化の一例について 第7図を参照しながら説明する。先ず第7図Aは、 上述した第8図に示す単位インパルス入力時の本 来の(クリッピングなしの)インパルス応答を示 しており、クリッピング回路4により所定の(例 えば2の)クリッピング・レベルCLでのクリッ ピング処理が施されるものとする。ここで、前述 した従来の第19図のように出力側でクリッピン 次に、第8図ないし第11図は、1ワードおきに3ワードのエラーが生じた場合の単位インパルス応答、すなわち、順次1,0,1,0,1,0,0,0,...の入力があった場合のインパルス応答を示し、第8図は1次差分モードでクリッピング処理なしの場合を、第9図は1次差分モードで帰還ループ内でのクリッピング処理を施した場合を、第10図は2

リップされた出力は、ワード番号 n = 2,3.4 の 3 サンプルだけとなる。このように、エラーからの 復帰時間が大幅に短縮されていることが明らかである。

次に、3%のランダム・エラーを含む入力に対 する応答の実測例を第12図ないし第15図に示 す。第12図は0 dB,2.6 kHzの入力により1 **次差分モードが選択されたときの出力の波形を、** 第13図は同出力の周波数スペクトルをそれぞれ 示し、第14図は-6 d B , 2.6 k Hz の入力によ り2次差分モードが選択されたときの出力の波形 を、第15図は同出力の周波数スペクトルをそれ ぞれ示している。これらの各凶において、Aは第 1図の構成を用いて帰還ループ内で16ビット・ フルのレベルでクリッピング処理した場合を示し、 Bは第19図の従来例のようにフィルタ内部の領 算語長に上位側2ビットの余裕をもたせ出力側で クリッピング処理した場合を示し、Cはフィルタ 内部の演算語長に上位側の余裕をもたせずクリッ ピング処理もしない場合を示している。

次差分モードでクリッピング処理なしの場合を、 第112回は2次差分モードで帰還ループ内でのク リッピング処理ありの場合をそれぞれ示している。 なお、横軸は時間順に従ったワード番号 n ( n = 0,1,2,...) としている。

これらのうち、第10図と第11図の違いについて考察する。先ず、第19図に示すような従来例の場合には、第10図のような応答に対し、フィルタ内部でオーバーフロウが発生しないようにMSBよりも上位側に少なくとも2ピット程度の余裕をもたせて演算を行い、出力の時点での地方では、アード番号 n が2 にクリップする。これに対して、本発明の第1図に示す構成の場合には、レベル2を超えたサンベル2にクリップは、このクリッピングののクリッピングでル2のデータを出力およびフィルタ内のにで、その応答は第11図のようになり、実際にレベル2でク

これらの第12図ないし第15図において、第 12図 C および第14図 C の出力波形には極性の 反転が生じており、第13図 C および第15図 C のスペクトルを見てもノイズ・レベルが大きく、 S / N は約 - 2.4 dBY 程度と悪いため、何らかの クリッピング処理が必要であることが明らかであ

これに対して、第12図A,Bや第14図A,Bの出力波形には、クリッピング処理による波形 歪みが一部に生じているものの、極性反転のような悪影響は生じておらず、ノイズ・レベルも第13図A,Bや第15図A,Bに示すように小さくなっている。さらに、第12図のAとBや第14図のAとBを比べると、いずれもAの方がBよりもエラーからの復帰時間が早められており、聴感上のS/Nがより改善される。また、第13図のAとBとを比べると、Aの方が低域側ノイズが小さくなっており、実測S/Nも、Bの約一21dBに比べてAの約一23dB と改善されている。なお、第15図A,BのS/Nは、共に約一12dB

. であるが、第14図A , B からも明らかなように、 聴感上はAの方がより好ましくなっている。

#### G-5. 他の実施例

ところで、本発明が適用されるIIRディジタ ル・フィルタは、第1図の例に限定されず、例え ば第16図ないし第18図のような構成のフィル タにも適用できる。

これらの第16凶、第17凶および第18凶に 示された各IIRフィルタ41,42,43は、 それぞれ I Dタイプ, 2 Dタイプおよび3 Dタイ プとも称されるものであり、各図において、Mi ~ Ms はそれぞれ係数 a1~as を乗算する係数乗算 器、DLは単位遅延素子である。これらのIIR フィルタ 4 1 , 4 2 , 4 3 の伝達関数 H(z)はいず れも等しく、

$$H(z) = \frac{\alpha_1 + \alpha_2 z^{-1} + \alpha_1 z^{-2}}{1 - \alpha_1 z^{-1} - \alpha_2 z^{-2}} \qquad \cdots 2$$

となる。 これらの I I Rフィルタ 4 1 , 4 2 , 4 3に本発明を適用するには、帰還ループ中にクリ

パーフロウの発生する可能性がある。よって、c 点においてエラー無しでも通常起こり得る最大値 (演算有効桁、例えば16ビットのフル・スケー ルを超えることもある)にクリップするクリッピ ング回路53を、¢点の加算器の直後の e点に挿 入接続するとともに、す点の加算器の直後の「点 には、演算有効桁(例えば18ビット)のフル・ スケールでクリップするクリッピング回路54を 挿入接続すればよい。このとき、乗算器 M1, M2 および単位遅延素子DLは、c点の加算器で生じ 得る最大値までの上位側余裕ビットが必要であり、 乗算器Ms~Msは、d点での加算時の上位側余 裕が必要である。

との他、本発明は上記実施例のみに限定されず、 例えば3次以上のIIRディジタル・フィルタに 適用することも可能である。

#### H. 発明の効果

本発明に係るディジタル・フィルタ回路によれ 4. 図面の簡単な説明 ば、帰還ループ中にクリッピング回路を挿入接続

ッピング回路を挿入接続すればよいわけであるが、 より好ましくは、オーバーフロウの発生する場所 の直後に配置するのがよい。

ことで、第17図に示す2DタイプIIRフィ ルタ 4 2 や第1 8 凶に示す3 Dタイプ I I Rフィ ルタ 4 3 では、オーバーフロウ発生部分はいずれ もa点の加算器である。よって、これらの各a点 の加算器の直後の各位置りにそれぞれクリッピン グ回路51,52を挿入接続すればよい。このと きのクリッピング回路51,52としては、いず れも演算有効桁(例えば16ピット)のフル・ス ケールでクリッピングするようなものを用いれば、 帰還路にオーバーフロウ・データが供給されると とを防止すると同時に、各フィルタ42,43か らの出力のオーバーフロウを防止でき、また加算 器のみに上位側1ビット程度(係数α1,α2等によ り定まる)の余裕をもたせるだけで充分実用的な 動作が可能となる。

次に、第16図に示す1 DタイプII Rフィル タ 4 1 の場合には、 c , d の加算器においてオー

することにより、演算語長の上位側余裕ピットを 低減しながら有効なクリッピング処理が行え、オ - パーフロウによる極性反転等の悪影響を防止で きるのみならず、エラーからの回復時間を早める ととができる。また、上記帰還ループ中のオーバ - フロウの生じ得る部分としての加算器等の直後 に有効桁のフル・スケールでクリップするクリッ ピング回路を挿入接続することにより、略演算有 効桁分のビット数の単位遅延累子や係数乗算器を 用いることが可能となり、上位側余裕ビット数を 大幅に低減できるのみならず、フィルタ出力に対 するクリッピング処理も同時に行える。さらに、 このようなIIRディジタル・フィルタをピット ・レート・リダクション・システムのデコーダ 側 に設けることにより、該デコーダの構成が簡略化 でき、優れた品質のデコード出力を得ることがで きる。

第1図は本発明の一実施例を示すプロック図、

第2図は該実施例を用いて成るビット・レート・リダクション・システムの全体構成を示すプロック図、第3図は第2図のエンコーダ側の差分処理フィルタの周波数特性を示すグラフ、第4図は最適フィルタの週択動作例を説明するためのグラフ、第5図ないし第7図は単位インパルス入力に対する応答を示すグラフ、第8図はIIRディジタル・フィルタの出力波形を示すグラフ、第12図および第14図はIIRディジタル・フィルタの出力波形を示すグラフ、第13図はスペクトルを示すグラフ、第16図ないし第18図はそれでれ異なる他の実施例を示すグラフ、第19図は従来例を示すプロック図である。

1 , 41 , 42 , 43 .....I I Rディジタル・フィルタ


2 ...... 加算器


3 ..... 予測器

4,51,52,53,54……クリッピング回路


10 ..... エンコーダ

30 ..... デコーダ







最通ブルタの選択動作例 第4 図





リチクルン・システムのプロサクロ 第2回






#### 第6 🛭







第9 図




2次差分モートでのクリッピング処理を 説明するための単位インパルスない答


第7 図






第|| 図






IIRフィルタ出力の問 波数スペクトル (1次差分モード)


第13 図



IIR プルタ出力の周波数スペクトル (2 次差分モートー)

第15 図





<del>-132-</del>

従来例のブロック図

第19 図

2091711R 71149

第17図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.